作者：趙傳猛，陽任平

2024年，對半導(dǎo)體人來說，注定是不平凡的一年，我們一起見證和經(jīng)歷了半導(dǎo)體產(chǎn)業(yè)的復(fù)蘇和算力大爆發(fā)。

是德科技在半導(dǎo)體產(chǎn)業(yè)鏈中的價值

圖：是德科技在半導(dǎo)體產(chǎn)業(yè)鏈中的價值

半導(dǎo)體產(chǎn)業(yè)鏈?zhǔn)且粋€復(fù)雜且高度專業(yè)的全球網(wǎng)絡(luò)，Keysight有幸參與其中。半導(dǎo)體從開始設(shè)計到最終用戶中間經(jīng)歷產(chǎn)品設(shè)計、前道工藝、后道工藝及板級組裝環(huán)節(jié)。產(chǎn)品（比如芯片）設(shè)計階段需要硅前仿真，F(xiàn)ab廠完成前道工藝會進行工藝評估、CP測試、FT測試、WAT測試，封測廠完成后道工藝會進行晶圓封裝后的測試，最終設(shè)計廠商拿到芯片會進行bring up、一致性測試等。環(huán)環(huán)相扣，是德科技提供了硬件 + 軟件 + 定制化服務(wù)的完整解決方案。

01、芯片設(shè)計階段，Keysight 的Pathwave ADS軟件是模擬芯片尤其是RFIC或者MMIC的重要工具，同時也在電磁仿真、信號完整性仿真、電源完整性仿真、熱仿真等方面發(fā)揮重要的作用。

02、前道的工藝評估階段Keysight跟很多的Foundry和IDM廠商有合作，提供從DC到高達120GHz的器件建模解決方案，這其中包含建模所需要的測量工具如IV/C-V/脈沖&動態(tài)半導(dǎo)體參數(shù)表征與分析設(shè)備B1500A，Vth/Ids/Idoff/Cox等直流&電容基本參數(shù)串行測試設(shè)備4080B，逐引腳并行參數(shù)測試設(shè)備P9000A等 , 用于功率器件分析的B1505A，用于低頻閃爍噪聲/隨機電報噪聲分析的噪聲分析儀E4727B、用于射頻測量的PNA網(wǎng)絡(luò)分析儀，包含建模所需的軟件MBP, IC-CAP等，以及建模驗證的軟件MQA等。被國內(nèi)外的IDM、foundry、以及一些建模相關(guān)的高校、研究所等廣泛使用。

03、前道的測試階段包含晶圓CP測試、WAT測試。CP測試的測試對象是整片Wafer中的每個Die，通過測試確保每個Die滿足設(shè)計規(guī)格書，通常測試直流特性，B1500A是常用設(shè)備。WAT測試是晶圓流片之后、品質(zhì)檢測之前Fab廠出廠前最后一道生產(chǎn)工序。它是利用晶圓切割道上專門設(shè)計的測試結(jié)構(gòu)進行電參數(shù)測試，以便監(jiān)控晶圓制造過程和工藝偏差。Keysight 的4080B，P9000A等產(chǎn)品更是被廣泛應(yīng)用，是監(jiān)測把控Foundry工藝穩(wěn)定的最重要一環(huán)。

04、設(shè)計廠商收到回片后，需對芯片進行功能性和一致性測試，這也是芯片測試中非常重要的一環(huán)，需要測試的項目非常的多。

? 對高速數(shù)字芯片，需要用UXR示波器測量Tx性能，用任意波形發(fā)生器或者高速誤碼儀M8040A測量芯片的Rx性能，以及進行壓力測試等，不同的高速接口和總線類型，比如以太網(wǎng)，PCIe，CXL，MIPI，USB，HDMI，DP等，都需要配合自動化測試軟件進行一致性測試；

? 對射頻與SoC芯片，需要用頻譜儀比如UXA測量芯片的發(fā)射機性能，解調(diào)等，用矢量信號發(fā)生器比如MXG測量芯片的接收機性能，用信道仿真儀進行收發(fā)信機在不同信道條件下的表現(xiàn)，用基站模擬器UXM進行SoC芯片的射頻，鏈路與協(xié)議測試；

? 對寬禁帶半導(dǎo)體，需要用B1500A或者B1505A進行IV/CV等靜態(tài)參數(shù)測試，用PD1500A或者PD1550A進行DPT動態(tài)參數(shù)測試；

? 對模擬芯片，進行電源完整性以及一般性的功能性測試，需要用到電源仿真，示波器以及自動化軟件等。

算力芯片高速互聯(lián)與電纜測試挑戰(zhàn)

人工智能技術(shù)發(fā)展到今天，已經(jīng)從單純的計算、訓(xùn)練和推理工具，發(fā)展成為基礎(chǔ)設(shè)施的一部分。如下圖，無論是人機接口產(chǎn)生的數(shù)據(jù)還是傳感器采集的數(shù)據(jù)都會通過無線或有線網(wǎng)絡(luò)匯聚到AI數(shù)據(jù)中心，在這里借助大模型等算法進行處理，完成特定功能。

圖：新一代的通信，計算，互聯(lián)一體化基礎(chǔ)設(shè)施

從上圖可以看出算力基礎(chǔ)設(shè)施有三個關(guān)鍵技術(shù)即計算，存儲和網(wǎng)絡(luò)技術(shù)。計算技術(shù)主要是PCIe和NVlink，實現(xiàn)芯片間級聯(lián)，提升計算算力。采用該技術(shù)的主要是CPU/GPU/FPGA和各種定制化的ASIC等大芯片。存儲技術(shù)主要是FLASH和DRAM，采用該技術(shù)的主要是NAND，DDR，LPDDR、HBM、GDDR等。網(wǎng)絡(luò)技術(shù)涉及Ethernet、Infiniband。以太網(wǎng)是廣泛使用的技術(shù)標(biāo)準(zhǔn)，協(xié)議棧復(fù)雜，也在通過RDMA和RoCE技術(shù)進行性能優(yōu)化。IB網(wǎng)絡(luò)主打高性能、低時延。目前行業(yè)領(lǐng)軍企業(yè)成立了超級以太網(wǎng)聯(lián)盟即UEC，致力于開發(fā)開放、高性能、滿足AI要求的通信技術(shù)。使用Ethernet和IB技術(shù)的包括各種定制化的DPU，IPU，SmartNIC等產(chǎn)品。

以對算力要求最大的云端訓(xùn)練芯片為例，單顆芯片不足以支撐算力的需求，一般都采用異構(gòu)架構(gòu)即CPU+GPU，通過高速計算總線PCIe、NVlink等互聯(lián)，將多個算力芯片及中央處理芯片互聯(lián)，以形成更強大的算力供應(yīng)，我們以公開資料收集的Nvidia的GB200 NVL72的架構(gòu)為例：

1.Nvidia定義了超級芯片組Bianca board，每個芯片組由1個基于ARM架構(gòu)開發(fā)的CPU和2個Blackwell架構(gòu)的GPU芯片組成。

2.2個超級芯片組，即2 * CPU + 4 * GPU，構(gòu)成一個compute tray，以1U的形態(tài)，直接插接在機框上，是日常部署、運維的最小化單元；而CPU和GPU之間，GPU和GPU之間，采用NVlink高速總線互聯(lián)。

3.NVL72的一個機柜，一共有18個compute tray組成，即總共有18 * 4 = 72顆GPU。GB200 NVL72的NVlink在內(nèi)部形成了一個全互聯(lián)的狀態(tài)，僅通過NV switch一跳，可以實現(xiàn)72顆B200 GPU的全互聯(lián)。每個switch chip有4個NVlink端口，每個端口有72條銅纜對接，整個機柜有多達5000條銅纜互聯(lián)。

我們把一個異構(gòu)架構(gòu)抽象出來，參考如下圖，CPU/GPU/DPU/TPU之間，通過諸如NVlink（私有協(xié)議）或者PCIe（公有協(xié)議）這樣的高速總線進行互聯(lián)，以達到算力增倍的目的?；ヂ?lián)總線的速率與日俱增，比如傳統(tǒng)的PCIe總線，速率每3年就要翻一番，而即使這樣的迭代速率，也難以滿足算力要求的瓶頸，但是越來越高的傳輸速率，伴隨著更加復(fù)雜的調(diào)制方式，對測試端的挑戰(zhàn)也越來越高，舉個例子，定稿于2022年的PCIe 6標(biāo)準(zhǔn)，最高速率達到64 GT/s，并且第一次采用了PAM 4的調(diào)制方式，而PCIe 7標(biāo)準(zhǔn)的速率更是高達128 GT/s，對測試平臺的硬件和自動化測試的軟件，都是個巨大的挑戰(zhàn)。

圖：異構(gòu)架構(gòu)的芯片間互聯(lián)總線

是德科技針對越來越苛刻的高速總線測試，提供了一套完整的測試平臺，包括硬件與一致性軟件。我們依然把對高速總線的測試，抽象為下圖，對高速總線和接口的測試，一般包括發(fā)射機Tx測試，接收機Tx測試，鏈路測試。

圖：數(shù)字芯片接口與高速總線測試

1.對發(fā)射機測試，一般用高速示波器，測量輸出信號的眼圖，抖動等指標(biāo)。芯片端測試電信號指標(biāo)定義在TP0測試點，TP0通常無法探測，可以選擇在TP1采集信號通過去嵌方式實現(xiàn)。

2.對接收機測試，一般用高速誤碼儀，或者任意波形發(fā)生器，產(chǎn)生一個帶壓力的信號，輸入到芯片端，用來檢測接收機在不同噪聲，串?dāng)_和信道條件下的性能。

3.信道或者鏈路測試，通常用網(wǎng)絡(luò)儀，或者物理層測試系統(tǒng)，對S參數(shù)等指標(biāo)進行測試。

現(xiàn)在的算力服務(wù)器，例如GB200 的NVL72架構(gòu)，也大量采用了銅纜作為互聯(lián)接口，我們以O(shè)IF的互聯(lián)接口定義舉例，如下圖：

圖：OIF定義的互聯(lián)接口，黑色標(biāo)識為電纜/PCB標(biāo)準(zhǔn)

傳統(tǒng)線纜的測試以頻域S參數(shù)和時域特性阻抗為主，而要求能滿足100G/200G電纜的測試，除了傳統(tǒng)的頻域和時域參數(shù)，還需要對眼圖、誤碼率、COM等進行測試和計算，如下圖：

圖：高速電纜測試項目匯總

是德科技對高速線纜的各類參數(shù)，也提供了完整的解決方案，設(shè)計與仿真，可以采用ADS/EMPro做信號完整性的仿真測試。對S參數(shù)，阻抗，串?dāng)_等，研發(fā)級測試，一般采用PNA-X系列高性能網(wǎng)絡(luò)儀，大規(guī)模生產(chǎn)測試，可以采用PXI架構(gòu)的多端口網(wǎng)絡(luò)儀來進行。眼圖，誤碼率等指標(biāo)，用高速示波器配合誤碼儀來完成。

圖：是德科技對高速線纜測試提供了從仿真到測試的完整解決方案

“芯科技”科普視頻

2024年，我們新上線了全新的短視頻欄目“芯科技”系列，旨在以輕量化科普的方式，介紹目前業(yè)界最新的芯片技術(shù)，第一季，我們介紹了ChatGPT，GPU，異構(gòu)總線等技術(shù)；第二季，我們會繼續(xù)介紹包括Chiplet等技術(shù)，敬請期待！如果您有想觀看的內(nèi)容，也可以評論區(qū)告訴我們。

2024年是德科技在半導(dǎo)體行業(yè)參加的重要活動

4月17日

是德科技聯(lián)合上海集成電路技術(shù)與促進中心，張江高科集團，共同舉辦了芯片新技術(shù)與測試峰會，我們與客戶一起，探討了包括算力芯片關(guān)鍵技術(shù)，以太網(wǎng)與高速總線測試，汽車芯片與MIPI A-PHY標(biāo)準(zhǔn)組進度，功率半導(dǎo)體測試等內(nèi)容。

4月25日

廈門國家“芯火”雙創(chuàng)基地（平臺）-廈門集成電路設(shè)計公共服務(wù)平臺聯(lián)合是德科技舉辦芯片新技術(shù)與測試研討會，以“技術(shù)研討+實驗室參觀+交流”的形式，緊抓行業(yè)脈動與前沿技術(shù)，內(nèi)容涵蓋了AI人工智能、大模型等技術(shù)背后的算力芯片與互聯(lián)技術(shù)、光芯片與光互聯(lián)技術(shù)、RFIC/MMIC的On-wafer測試技術(shù)等。

9月25-27日

是德科技參加了在無錫召開的2024中國集成電路設(shè)計創(chuàng)新大會暨第四屆IC應(yīng)用展（ICDIA-IC Show），是德科技展示了基于UXR和M8040A的高速數(shù)字芯片測試平臺。

10月16日

是德科技參加了在深圳舉辦的灣區(qū)半導(dǎo)體全產(chǎn)業(yè)鏈生態(tài)博覽會（SEMiBAY），是德科技攜最新的半導(dǎo)體曲線分析儀B1505A與測試機臺，贊助并參與了AI芯片與高性能計算（HPC）應(yīng)用論壇。

12月11日

是德科技還將參加上海集成電路2024 年度產(chǎn)業(yè)發(fā)展論壇暨中國集成電路設(shè)計業(yè)展覽會ICCAD-Exp0 2024，除了帶來我們最新的測試平臺，我們還將對熱門的算力芯片設(shè)計和測試技術(shù)進行現(xiàn)場直播，時間12月11日，下午14:00-15:30，C49-C50展位，歡迎您來共話芯片測試未來！更多信息詳見本期副條文章“是德科技參加ICCAD Expo 2024”。