從表 1 中可以看到，除了調(diào)制解調(diào)器是用于上網(wǎng)和通話之外，智能座艙 SoC 已經(jīng)囊括了幾乎所有的關(guān)鍵算力單元。隨著市場(chǎng)對(duì)座艙性能要求的持續(xù)提高，這些算力單元的處理能力也必將得到進(jìn)一步的增強(qiáng)。

1.2 座艙算力需求分解

智能座艙在顯示、視覺(jué)、音頻等多個(gè)領(lǐng)域的主要應(yīng)用依賴于座艙 SoC 中各計(jì)算單元的緊密配合與高效協(xié)作。表 2 簡(jiǎn)要總結(jié)了 SoC 的算力分解情況。

表 2   座艙 SoC 算力分解

功能特性SoC 組成說(shuō)明中控娛樂(lè)屏CPU 、GPU、DPUCPU 負(fù)責(zé)運(yùn)行操作系統(tǒng)，進(jìn)行整體系統(tǒng)的控制和應(yīng)用程序的管理，并處理觸摸屏的點(diǎn)擊。GPU 負(fù)責(zé)圖形渲染和圖像處理。DPU 負(fù)責(zé)管理和控制顯示設(shè)備的輸出多媒體音視頻播放CPU 、GPU、VPU 、DPUCPU 、GPU 、DPU 承擔(dān)的工作與中控娛樂(lè)屏中的一樣，VPU 則作為硬件加速器，負(fù)責(zé)視頻編/ 解碼和圖像處理任務(wù)，可提高系統(tǒng)性能，減輕CPU 負(fù)擔(dān)流媒體后視鏡CPU 、ISP、DPUCPU 用于整體系統(tǒng)的控制，DPU 負(fù)責(zé)顯示輸出，ISP 負(fù)責(zé)將從圖像傳感器獲取的原始圖像數(shù)據(jù)進(jìn)行處理和優(yōu)化，提供高質(zhì)量的圖像抬頭顯示器CPU 、GPU、DPUCPU 負(fù)責(zé)運(yùn)行操作系統(tǒng)、導(dǎo)航軟件，通過(guò)接收導(dǎo)航數(shù)據(jù)，解算車輛運(yùn)行姿態(tài)并生成道路航向信息。GPU 負(fù)責(zé)圖形渲染和圖像處理，如果是AR-HUD，還需負(fù)責(zé)運(yùn)行AR 3D 引擎。DPU 負(fù)責(zé)管理和控制顯示設(shè)備的輸出乘客感知系統(tǒng)CPU 、ISP、NPUCPU 負(fù)責(zé)整體系統(tǒng)控制；ISP 負(fù)責(zé)從圖像傳感器獲取原始數(shù)據(jù)，生成高質(zhì)量的圖像；NPU 負(fù)責(zé)通過(guò)深度學(xué)習(xí)方式生成感知結(jié)果語(yǔ)音交互系統(tǒng)CPU 、Audio DSP 、NPUCPU 負(fù)責(zé)運(yùn)行操作系統(tǒng)，并處理音頻數(shù)據(jù)的輸入和輸出；Audio DSP 負(fù)責(zé)運(yùn)行各類音頻處理算法，提供可用的音頻數(shù)據(jù)；NPU 負(fù)責(zé)執(zhí)行語(yǔ)音識(shí)別、自然語(yǔ)言處理、對(duì)話管理，以及生成響應(yīng)結(jié)果

#02CPU 算力評(píng)估   

在座艙 SoC 的所有算力單元中，CPU 無(wú)疑占據(jù)著舉足輕重的地位。甚至可以說(shuō)，有經(jīng)驗(yàn)的工程師只需了解一顆 SoC 所采用的 CPU 類型，就能大致預(yù)測(cè)出這顆 SoC 的性能上限。這是因?yàn)?CPU 作為核心處理單元，對(duì)整體性能起著決定性的作用。

2.1 CPU 性能評(píng)估公式

CPU 是計(jì)算機(jī)系統(tǒng)的核心組件，負(fù)責(zé)運(yùn)算和系統(tǒng)控制。它是信息處理及程序運(yùn)行的關(guān)鍵執(zhí)行單元，掌控著系統(tǒng)內(nèi)的所有資源，如存儲(chǔ)器、輸入 / 輸出通道、數(shù)據(jù)處理以及邏輯計(jì)算等。

對(duì)智能座艙用戶來(lái)說(shuō)，最直觀的感受就是車機(jī)系統(tǒng)運(yùn)行應(yīng)用程序的響應(yīng)速度。而這個(gè)響應(yīng)速度，最直接的體現(xiàn)就是 CPU 執(zhí)行程序的時(shí)間。

1. 影響 CPU 性能的因素

我們都知道，CPU 在執(zhí)行任務(wù)時(shí)需要依賴時(shí)鐘，時(shí)鐘掌控著每條指令在 CPU 流水線中的執(zhí)行節(jié)奏。因此，時(shí)鐘周期的長(zhǎng)短，或者稱為“滴答數(shù)”，就顯得尤為重要，通常用時(shí)鐘頻率來(lái)表示這一指標(biāo)，其單位是 Hz，即時(shí)鐘周期的倒數(shù)。例如，如果某 CPU 的時(shí)鐘頻率為 1GHz，那么它的時(shí)鐘周期就是 1s/(1 × 10^6) ，即 1ns。

對(duì)于 CPU 執(zhí)行一段程序所消耗的時(shí)間，可以使用一個(gè)公式來(lái)表示：

程序的CPU執(zhí)行時(shí)間 =  程序的CPU時(shí)鐘周期數(shù)×?xí)r鐘周期

一段要執(zhí)行的程序，首先要由編譯器生成指令。所生成的總程序指令數(shù)被稱為 IC（Instruction Counter，指令計(jì)數(shù)）。假設(shè)執(zhí)行每條指令的時(shí)鐘周期平均數(shù)為 CPI（Clock Cycle per Instruction），那么程序的 CPU 時(shí)鐘周期數(shù)就可以按如下公式來(lái)進(jìn)行計(jì)算：

程序的CPU時(shí)鐘周期數(shù) = IC× CPI

現(xiàn)在，我們可以使用 IC 和 CPI ，以及時(shí)鐘周期來(lái)寫(xiě)出基本的性能公式：

CPU時(shí)間 = IC × CPI×  時(shí)鐘周期

或者

表 3 總結(jié)了影響 CPU 性能的構(gòu)成因素，以及如何測(cè)量這些關(guān)鍵因素。 

表 3   CPU 性能因素

性能的構(gòu)成因素測(cè)量單位如何衡量CPU 時(shí)間程序執(zhí)行的時(shí)間，以秒為單位可以用計(jì)時(shí)器測(cè)量出一段程序執(zhí)行的時(shí)間IC程序執(zhí)行的指令總數(shù)可使用體系結(jié)構(gòu)仿真器測(cè)算，如運(yùn)行仿真程序來(lái)統(tǒng)計(jì)IC 值CPI每條指令平均執(zhí)行的時(shí)鐘周期數(shù)難于測(cè)量，與CPU 微架構(gòu)體系設(shè)計(jì)密切相關(guān)，一般由CPU 設(shè)計(jì)者提供參考數(shù)值，也可以通過(guò)性能公式反推時(shí)鐘周期長(zhǎng)度每個(gè)時(shí)鐘周期的長(zhǎng)度，以秒為單位由CPU設(shè)計(jì)方在硬件設(shè)計(jì)時(shí)確認(rèn)并給出，與芯片工藝、CPU 體系結(jié)構(gòu)、流水線設(shè)計(jì)等相關(guān)

根據(jù)表 3 所總結(jié)的信息，我們可以用 IC、CPI 和時(shí)鐘周期這三個(gè)參數(shù)來(lái)評(píng)估 CPU 的性能， 進(jìn)而得出用戶可感知的 CPU 執(zhí)行時(shí)間。CPU 時(shí)間是衡量計(jì)算機(jī)性能的全面且可靠的指標(biāo)。而 IC、CPI 和時(shí)鐘周期這三個(gè)參數(shù)是相互影響的，不能單獨(dú)用其中一個(gè)因素來(lái)全面衡量 CPU 的性能。

例如，如果我們修改指令集架構(gòu)，使用采用了 CISC（復(fù)雜指令集）的 CPU，那么對(duì)于同一段程序而言，編譯器生成的指令數(shù)可能會(huì)減少。然而，在 CPU 的微架構(gòu)設(shè)計(jì)中，采用復(fù)雜指令可能會(huì)導(dǎo)致 CPI 和時(shí)鐘頻率的增加。這樣一來(lái)，指令數(shù)量減少所帶來(lái)的性能提升可能會(huì)被抵消，甚至可能產(chǎn)生負(fù)面影響。因此，我們需要綜合考慮這三個(gè)參數(shù)，才能更準(zhǔn)確地評(píng)估 CPU 的性能。

2. 影響程序性能的因素

程序的性能受到多方面因素的影響，包括算法、編程語(yǔ)言、編譯器、指令集架構(gòu)以及硬件微架構(gòu)設(shè)計(jì)。表4 簡(jiǎn)要概述了這些因素是如何具體影響 CPU 性能公式中的各個(gè)參數(shù)的。

表4  影響程序性能的因素

設(shè)計(jì)因素影響什么如何影響算法IC 、CPI算法決定源程序執(zhí)行指令的數(shù)目。算法也可能通過(guò)使用較快或者較慢的指令影響CPI，例如，當(dāng)算法采用更多的除法運(yùn)算時(shí)，將會(huì)導(dǎo)致CPI 增大編程語(yǔ)言IC 、CPI編程語(yǔ)言會(huì)影響指令數(shù)目，因?yàn)榫幾g器將編程語(yǔ)句翻譯成指令，從而決定了指令數(shù)。同時(shí)語(yǔ)言特性也可能影響CPI，例如Java語(yǔ)言強(qiáng)調(diào)數(shù)據(jù)抽象，會(huì)頻繁進(jìn)行間接調(diào)用，導(dǎo)致在執(zhí)行時(shí)會(huì)使用CPI 較高的指令。使用更接近于硬件的編程語(yǔ)言（如C/C++）可能會(huì)減少編譯后的指令數(shù)，而高級(jí)語(yǔ)言（如Java）可能會(huì)增加指令數(shù)。編譯器的優(yōu)化能力也會(huì)影響生成的指令數(shù)量和類型。編譯器IC 、CPI源程序到指令的翻譯過(guò)程是由編譯器實(shí)現(xiàn)的，因此編譯器的工作效率既影響指令數(shù)，又影響CPI。編譯器的優(yōu)化往往是CPU架構(gòu)設(shè)計(jì)的重點(diǎn)指令集架構(gòu)IC 、CPI、時(shí)鐘頻率指令集架構(gòu)影響全部的3個(gè)因素，因?yàn)橹噶罴軜?gòu)（CISC 和RISC）是CPU設(shè)計(jì)的基礎(chǔ)硬件微架構(gòu)CPI、時(shí)鐘頻率硬件微架構(gòu)決定了時(shí)鐘頻率、流水線的設(shè)計(jì)方式、緩存設(shè)計(jì)等，所以會(huì)影響CPI 和時(shí)鐘頻率

2.2 CPU 性能基準(zhǔn)測(cè)試

針對(duì)智能座艙 SoC 的 CPU 性能評(píng)估，我們需要使用一個(gè)直觀和便于理解的評(píng)價(jià)標(biāo)準(zhǔn)，以便于橫向比較各家 SoC 的能力。這其中，有一些人們常用的標(biāo)準(zhǔn)。

1. DMIPS 標(biāo)準(zhǔn)

在評(píng)估 CPU算力時(shí)，大部分廠商會(huì)使用DMIPS這個(gè)衡量參數(shù)。DMIPS（DhrystoneMillion InstructionsexecutedPerSecond），意思是在CPU上運(yùn)行Dhrystone測(cè)試程序，每秒能夠執(zhí)行的百萬(wàn)指令數(shù)。例如，最新的高通8295 座艙SoC，其CPU 號(hào)稱可達(dá)220k DMIPS 算力，意思是每秒可以執(zhí)行220 000 000 000 條Dhrystone指令。

Dhrystone 被稱為合成測(cè)試基準(zhǔn)程序，它主要用來(lái)評(píng)估處理器在執(zhí)行整數(shù)和邏輯運(yùn)算時(shí)的性能。Dhrystone 包含了多種整型語(yǔ)句和邏輯語(yǔ)句的循環(huán)，這些循環(huán)涉及各種賦值操作、數(shù)據(jù)類型及區(qū)域、控制流指令、過(guò)程調(diào)用、參數(shù)傳遞以及整數(shù)邏輯運(yùn)算等。通過(guò)這些測(cè)試，可以對(duì)處理器在執(zhí)行這類操作時(shí)的性能有全面了解。

然而，正因?yàn)?Dhrystone 主要關(guān)注整型和邏輯運(yùn)算，所以僅憑 DMIPS 測(cè)試結(jié)果并不能表明 CPU 的整體算力。特別是當(dāng)涉及浮點(diǎn)運(yùn)算、內(nèi)存訪問(wèn)速度、I/O 性能等其他關(guān)鍵因素時(shí)，Dhrystone 的測(cè)試結(jié)果就顯得不夠全面了。在這種情況下，有必要引入另外一種標(biāo)準(zhǔn)化的算力衡量方法。

2. 關(guān)于合成測(cè)試基準(zhǔn)程序的說(shuō)明

在《計(jì)算機(jī)體系結(jié)構(gòu)：量化研究方法》一書(shū)中，兩位作者 John.L.Hennessy  和 David A.Patterson 非常詳細(xì)地闡述了 CPU 算力衡量的方法。

在測(cè)量計(jì)算機(jī)性能時(shí)，采用實(shí)際的應(yīng)用程序進(jìn)行基準(zhǔn)測(cè)試被認(rèn)為是最佳實(shí)踐。這是因?yàn)楹?jiǎn)單的合成基準(zhǔn)測(cè)試程序，如 Dhrystone，雖然易于實(shí)施和比較，但可能無(wú)法真實(shí)反映復(fù)雜應(yīng)用程序的性能表現(xiàn)。其原因在于：

（ 1 ）性能隱患與合成基準(zhǔn)測(cè)試的局限性

通常合成基準(zhǔn)測(cè)試遠(yuǎn)比實(shí)際應(yīng)用程序簡(jiǎn)單。因此，它們可能無(wú)法全面揭示處理器在處理復(fù)雜任務(wù)時(shí)的性能。編譯器的編寫(xiě)人員和架構(gòu)師可能通過(guò)優(yōu)化特定程序來(lái)優(yōu)化，使得計(jì)算機(jī)在執(zhí)行這些簡(jiǎn)單程序時(shí)表現(xiàn)得更快，而這并不代表程序在實(shí)際應(yīng)用中的性能。

（2）編譯器的優(yōu)化與專有標(biāo)志的問(wèn)題

為了在 Dhrystone 等基準(zhǔn)測(cè)試中取得好成績(jī)，編譯器的編寫(xiě)者可能會(huì)使用專有標(biāo)志對(duì)程序進(jìn)行特定優(yōu)化。這些優(yōu)化雖然提高了測(cè)試分?jǐn)?shù)，但可能引發(fā)其他程序的非法轉(zhuǎn)換或性能損耗，因?yàn)槠浔举|(zhì)是服務(wù)測(cè)試，而非通用性能增強(qiáng)。

為了確保測(cè)試的公平性，需在測(cè)試的標(biāo)準(zhǔn)化和源代碼修改方面進(jìn)行約束。

1 ）測(cè)試人員通常要求使用相同的編譯器（如 GCC 或 LLVM）和統(tǒng)一的編譯標(biāo)志。這樣做可以減少因編譯器差異或優(yōu)化標(biāo)志不同而導(dǎo)致的性能測(cè)量誤差。

2）允許修改源代碼可能會(huì)導(dǎo)致測(cè)試結(jié)果的偏差，因?yàn)閮?yōu)化可能只針對(duì)特定測(cè)試而非實(shí)際應(yīng)用場(chǎng)景。通常，對(duì)源代碼的修改應(yīng)該受到限制或完全禁止，以保持測(cè)試的公正性。

3. SPEC 基準(zhǔn)測(cè)試程序

基準(zhǔn)測(cè)試應(yīng)用程序集（基準(zhǔn)測(cè)試套件）是性能評(píng)估的重要工具，在設(shè)計(jì)時(shí)盡可能接近實(shí)際應(yīng)用程序，以便更準(zhǔn)確地衡量處理器在處理不同類型任務(wù)時(shí)的能力。這些套件包含了多個(gè)基準(zhǔn)測(cè)試，每個(gè)測(cè)試都針對(duì)特定的性能方面，如 CPU 單核 / 多核計(jì)算能力、內(nèi)存訪問(wèn)速度、I/O 性能等。通過(guò)使用這樣的套件，可以獲得處理器在多種應(yīng)用場(chǎng)景下的綜合性能表現(xiàn)。

在眾多基準(zhǔn)測(cè)試套件之中，SPEC（標(biāo)準(zhǔn)性能評(píng)估組織）的系列套件堪稱典范，自 SPEC89 起不斷進(jìn)化到 SPEC2017。其中，用于 CPU 測(cè)試的為 SPEC CPU2017 基準(zhǔn)測(cè)試程序。

SPEC CPU2017由43 個(gè)基準(zhǔn)測(cè)試程序組成，分為20 個(gè)整型和23 個(gè)浮點(diǎn)基準(zhǔn)測(cè)試程序。整型和浮點(diǎn)類基準(zhǔn)測(cè)試程序又依據(jù)吞吐量和速度進(jìn)行了細(xì)分，即將43 個(gè)測(cè)試程序分為整型吞吐量（SPECrate2017INT）、整型速度（SPECspeed2017INT）、浮點(diǎn)吞吐量（SPECrate2017FP）、浮點(diǎn)速度（SPECspeed2017FP）4 個(gè)類別。

其中，SPECspeed 類型用于 CPU單核的測(cè)試；SPECrate 類型用于 CPU 多核測(cè)試，即測(cè)試多個(gè)副本進(jìn)程。測(cè)試值越大，表示時(shí)間越短，CPU 處理能力越高。表 5 和表 6 分別按整型和浮點(diǎn)分類標(biāo)準(zhǔn)，整理了 SPEC 2017 測(cè)試程序的說(shuō)明。

表 5   SPEC 2017 整型測(cè)試程序的說(shuō)明

SPECrate 2017 INT

SPECspeed 2017 INT編程語(yǔ)言千行代碼數(shù)應(yīng)用場(chǎng)景500.perlbench_r600.perlbench_sC362Perl 編程語(yǔ)言解釋器502.gcc_r602.gcc_sC1304GNU C編譯器505.mcf_r605.mcf_sC3路徑規(guī)劃520.omnetpp_r620.omnetpp_sC++134使用離散事件模擬技術(shù)來(lái)模擬和分析計(jì)算機(jī)網(wǎng)絡(luò)的行為和性能523.xalancbmk_r623.xalancbmk_sC++520XSLT 將XML轉(zhuǎn)換為HTML525.x264_r625.x264_sC96視頻壓縮531.deepsjeng_r631.deepsjeng_sC++10Alpha-beta 樹(shù)搜索（如在模擬國(guó)際象棋游戲中的應(yīng)用）541.leela_r641.leela_sC++21蒙特卡洛樹(shù)搜索（在圍棋游戲中的應(yīng)用）548.exchange2_r648.exchange2_sFortran1遞歸式解決方案發(fā)生器（在數(shù)獨(dú)游戲中的 應(yīng)用）557.xz_r657.xz_sC33通用數(shù)據(jù)壓縮

表 6   SPEC 2017 浮點(diǎn)測(cè)試程序的說(shuō)明

SPECrate 2017 FPSPECspeed 2017 FP編程語(yǔ)言千行代碼數(shù)應(yīng)用場(chǎng)景503.bwaves_r603.bwaves_sFortran1模擬地震波傳播507.cactuBSSN_r607.cactuBSSN_sC++、C、Fortran257模擬物理學(xué)中針對(duì)相對(duì)論的計(jì)算508.namd_rC++8分子動(dòng)力學(xué)510.parest_rC++427生物醫(yī)學(xué)成像511.povray_rC++ 、C170光線跟蹤519.lbm_r619.lbm_sC1流體動(dòng)力學(xué)521.wrf_r621.wrf_sFortran 、C991模擬天氣預(yù)報(bào)計(jì)算526.blender_rC++ 、C15773D 動(dòng)畫(huà)渲染527.cam4_r627.cam4_sFortran、C407大氣建模628.pop2_sFortran、C338大規(guī)模海洋氣候建模（如氣候等級(jí)）538.imagick_r638.imagick_sC259圖像處理

544.nab_r

644.nab_sC24分子動(dòng)力學(xué)549.fotonik3d_r649.fotonik3d_sFortran14計(jì)算電磁學(xué)554.roms_r654.roms_sFortran210區(qū)域海洋氣候建模

從表 5 和表 6 可以看出，SPEC CPU2017 基準(zhǔn)測(cè)試是一些實(shí)際的應(yīng)用程序，它們經(jīng)過(guò)簡(jiǎn)單修改就可以移植到不同架構(gòu)的 CPU 上運(yùn)行，并能在最大程度上降低 I/O 對(duì)性能的影響。

4. SPEC 基準(zhǔn)測(cè)試結(jié)果

使用 SPEC基準(zhǔn)測(cè)試程序套件，可以橫向?qū)Ρ炔煌腃PU，得到可比性較強(qiáng)的測(cè)試結(jié)果。圖1引用了AnandTech網(wǎng)站對(duì)Inteli9系列芯片和AMDRyzen7950x 芯片所做的評(píng)測(cè)，讀者從中可以看到相關(guān)的測(cè)試結(jié)果。

圖 1    SPECrate（多核測(cè)試）整型和浮點(diǎn)測(cè)試對(duì)比結(jié)果

圖 1 采用直方圖形式，可以直觀地比較4 種類型CPU在多核測(cè)試條件下的各種測(cè)試表現(xiàn)。比如，在各種測(cè)試中，AMD公司的Ryzen7950x和Intel公司的Corei9-13900K 芯片性能相當(dāng)。而Intel的Corei9-11900K的性能指標(biāo)幾乎總是最低的。