引言

看過(guò)《三體》的朋友們，一定對(duì)震撼的人列計(jì)算機(jī)有所印象：馮 · 諾依曼讓秦始皇安排三千萬(wàn)個(gè)士兵組成的人列計(jì)算器，通過(guò)士兵舉黑白旗顯現(xiàn)的信號(hào)代替了二進(jìn)制進(jìn)行運(yùn)算；通過(guò)騎馬的輕轉(zhuǎn)兵在整個(gè)系統(tǒng)間傳遞信息代替了總線進(jìn)行數(shù)據(jù)傳輸；并利用三百萬(wàn)名文化程度較高的學(xué)者每個(gè)人手中的記錄本和筆，負(fù)責(zé)記錄運(yùn)算結(jié)果代替了存儲(chǔ)器。這就形成了控制器和運(yùn)算單元、總線以及存儲(chǔ)器的概念。

不知道讀者在閱讀這一段的時(shí)候是否有一個(gè)疑問(wèn)，為什么不能有一個(gè)聰明的士兵既能做運(yùn)算又能記錄運(yùn)算結(jié)果，實(shí)現(xiàn)“存算一體化”, 從而降低包括數(shù)據(jù)搬移在內(nèi)所帶來(lái)的巨大開(kāi)銷(xiāo)？

應(yīng)用背景

正像三體中描述的人列計(jì)算機(jī)，目前大多數(shù)芯片系統(tǒng)采用的是馮·諾依曼架構(gòu)，處理器和存儲(chǔ)器由總線連接，數(shù)據(jù)需在二者之間來(lái)回搬運(yùn)。但隨著大數(shù)據(jù)和人工智能時(shí)代的到來(lái)，傳統(tǒng)的計(jì)算存儲(chǔ)分離的硬件架構(gòu)不得不面對(duì)馮·諾伊曼瓶頸。數(shù)據(jù)搬移帶來(lái)的能耗開(kāi)銷(xiāo)使得存算分離的傳統(tǒng)架構(gòu)難以滿足低功耗的系統(tǒng)設(shè)計(jì)需求。在一些神經(jīng)網(wǎng)絡(luò)硬件加速器中，核心的數(shù)據(jù)處理消耗的能量只有不到10%，除此之外與數(shù)據(jù)傳輸相關(guān)的能耗才是制約整個(gè)系統(tǒng)能效的關(guān)鍵問(wèn)題。

如圖1所示，為了打破馮·諾依曼瓶頸的束縛，存算一體的計(jì)算架構(gòu)開(kāi)始興起，逐漸從近存儲(chǔ)的計(jì)算范式到以存儲(chǔ)為中心的計(jì)算范式演進(jìn)。近年來(lái)，半導(dǎo)體制造工藝的發(fā)展和人工智能領(lǐng)域的崛起，為存算一體技術(shù)提供了全新的制造平臺(tái)和產(chǎn)業(yè)驅(qū)動(dòng)力。除了在人工智能及深度學(xué)習(xí)領(lǐng)域的廣泛應(yīng)用，存算一體架構(gòu)同樣適用于未來(lái)主流的感存算一體芯片和類(lèi)腦芯片。

圖1 馮·諾依曼架構(gòu)和存算一體架構(gòu)示意圖

存算一體芯片旨在把傳統(tǒng)以計(jì)算為中心的架構(gòu)轉(zhuǎn)變?yōu)橐詳?shù)據(jù)為中心的架構(gòu)，直接利用存儲(chǔ)器進(jìn)行數(shù)據(jù)處理。近年來(lái)非易失性存儲(chǔ)器技術(shù)的發(fā)展，為存算一體芯片的高效實(shí)施帶來(lái)了新的曙光。我國(guó)在這方面的研究也取得了一系列的創(chuàng)新成果，例如2016年北京大學(xué)康晉峰教授團(tuán)隊(duì)提出以阻變器件替代傳統(tǒng)的CMOS器件來(lái)實(shí)現(xiàn)邏輯計(jì)算。構(gòu)建了基于觸發(fā)電平時(shí)序的邏輯計(jì)算類(lèi)型，得到可以實(shí)時(shí)邏輯重構(gòu)的計(jì)算、存儲(chǔ)一體化并行處理硬件架構(gòu)。2021年，中國(guó)科學(xué)院微電子研究所的劉明團(tuán)隊(duì)設(shè)計(jì)了超薄鐵電隧道結(jié)進(jìn)行時(shí)間數(shù)據(jù)學(xué)習(xí)的節(jié)能而穩(wěn)健的儲(chǔ)層計(jì)算系統(tǒng)，該系統(tǒng)以高的能效、處理速度 和識(shí)別精度完成數(shù)字序列分類(lèi)。2021年復(fù)旦大學(xué)周鵬團(tuán)隊(duì)研究出二維鐵電溝道晶體管（2D FeCTs），該FeCTs兼具優(yōu)異的非易失存儲(chǔ)功能和神經(jīng)擬態(tài)能力。如圖2所示，該器件成功實(shí)現(xiàn)了對(duì)鳶尾花圖像的高精度分類(lèi)。2022年國(guó)防科技大學(xué)電子科學(xué)學(xué)院徐暉教授課題組與復(fù)旦大學(xué)芯片與系統(tǒng)前沿技術(shù)研究院劉琦教授課題組合作，首次實(shí)現(xiàn)了一種與CMOS工藝完全兼容的氧化鉿基反鐵電神經(jīng)元。該反鐵電晶體管能模擬生物神經(jīng)元積分發(fā)射特性，且由于其自發(fā)的去極化現(xiàn)象避免了大尺寸電容和復(fù)位電路的使用，有效提高了神經(jīng)形態(tài)計(jì)算芯片集成度。如圖3所示構(gòu)建的784×400×10雙層神經(jīng)網(wǎng)絡(luò)，手寫(xiě)體識(shí)別率高達(dá)96.8%，對(duì)促進(jìn)新原理器件在圖像、語(yǔ)音等智能化處理場(chǎng)景的應(yīng)用具有重要意義。2022年，華東師范大學(xué)段純剛教授團(tuán)隊(duì)利用鐵電突觸晶體管神經(jīng)網(wǎng)絡(luò)成功實(shí)現(xiàn)了聯(lián)想學(xué)習(xí)，達(dá)到輸入了不完整的像素，也可以從硬件成功輸出完整像素的圖像識(shí)別功能。

圖2 鳶尾花識(shí)別應(yīng)用演示

圖3 雙層全鐵電SNN示意圖及基于FeFET突觸和AFeFET神經(jīng)元網(wǎng)絡(luò)的硬件

測(cè)試方案介紹

存算一體芯片旨在把傳統(tǒng)以計(jì)算為中心的架構(gòu)轉(zhuǎn)變?yōu)橐詳?shù)據(jù)為中心的架構(gòu)，直接利用存儲(chǔ)器進(jìn)行數(shù)據(jù)處理。存算一體芯片在當(dāng)代研究的最新神經(jīng)元網(wǎng)絡(luò)中扮演高速存儲(chǔ)計(jì)算單元，其主要技術(shù)路線有通過(guò)阻變，容變等方式實(shí)現(xiàn)。存算一體芯片在當(dāng)代研究的最新神經(jīng)元網(wǎng)絡(luò)中扮演高速存儲(chǔ)計(jì)算單元。在研發(fā)階段，目前很多機(jī)理的存算一體芯片都需要反復(fù)測(cè)試驗(yàn)證迭代，必須需要有一套合適的測(cè)試系統(tǒng)加速這一過(guò)程。在這個(gè)過(guò)程中，如何快速將單個(gè)單元的測(cè)量擴(kuò)展到陣列形式的測(cè)量，是實(shí)驗(yàn)室必須要解決的一個(gè)測(cè)量難題。

測(cè)試需求

? 單個(gè)單元的性能測(cè)試

? 可擴(kuò)展的多單元性能測(cè)試

? 存算一體陣列芯片的測(cè)試

? 模擬應(yīng)用的測(cè)試方法

陣列測(cè)試流程

1. 對(duì)陣列中的行列每個(gè)單元通過(guò)施加脈沖，進(jìn)行預(yù)設(shè)置，記錄I-V特性。

2. 預(yù)設(shè)置整體陣列后，再次對(duì)每個(gè)行列單元按序列施加脈沖，記錄充放電情況及極化反轉(zhuǎn)等特性。

3. 不同的序列脈沖施加，測(cè)試不同行列激勵(lì)下的不同反應(yīng)。

4. 測(cè)試過(guò)程中需要反復(fù)施加脈沖，并且同步測(cè)量I-V特性并需要友好方便的編程方式滿足不同的激勵(lì)測(cè)試需求

基于以上的測(cè)試需求和難點(diǎn)，上海眾執(zhí)芯信息科技有限公司基于NI平臺(tái)推出存算一體化測(cè)試系統(tǒng)（ZoX MRAM Test System），可擴(kuò)展至1024*1024陣列規(guī)?；蚋笠?guī)模；提供高精度的I-V測(cè)試與不同的脈沖測(cè)試方案；并可根據(jù)客戶(hù)的器件特性，進(jìn)行方案定制及實(shí)現(xiàn)。

圖4 NI測(cè)試平臺(tái)

NI擁有豐富的SMU與Matrix產(chǎn)品，可以相互組合，應(yīng)對(duì)不同規(guī)模的存算一體陣列需求，結(jié)合PXIe的高性能同步與LabVIEW的快速開(kāi)發(fā)能力，配合ZOX針對(duì)存算一體芯片開(kāi)發(fā)的測(cè)試軟件，可支持客戶(hù)進(jìn)行存算一體相關(guān)課題的研究與驗(yàn)證。

圖5 ZOX SMU pattern Editor

測(cè)試案例及測(cè)試結(jié)果

華東師范大學(xué)田博博教授團(tuán)隊(duì)，采用PVDF鐵電電容器陣列，利用其鐵電動(dòng)力學(xué)來(lái)定義圖像變化，然后通過(guò)LabVIEW控制多通道電學(xué)測(cè)試設(shè)備收集電容器的極化反轉(zhuǎn)電流，經(jīng)數(shù)據(jù)處理從而實(shí)現(xiàn)動(dòng)態(tài)實(shí)時(shí)檢測(cè)。圖6為實(shí)驗(yàn)室測(cè)試搭建環(huán)境。

圖6 為實(shí)驗(yàn)室測(cè)試搭建環(huán)境

如圖7a所示，將幅值為24V、脈寬為0.6S的正負(fù)脈沖序列分別記為白色和黑色圖像；將黑色圖像輸入到線陣中設(shè)為初始態(tài)后，然后再連續(xù)兩次輸入白色圖像，對(duì)比這兩次的電流值變化。結(jié)果發(fā)現(xiàn)，白色圖像第一次輸入到線陣有極化翻轉(zhuǎn)（標(biāo)黃部分）和充放電特性，第二次只有充放電過(guò)程（稱(chēng)原始態(tài)，記為I0），據(jù)此線陣可以識(shí)別出圖案由黑到白的變化。同理，將白色圖像輸入到線陣中設(shè)為初始態(tài)后，然后再連續(xù)兩次輸入黑色圖像也依然能被識(shí)別出來(lái)（圖7b）。

圖7 陣列為1×7的鐵電電容器測(cè)試

分別為連續(xù)向陣列輸入兩次(a)白色和(b)黑色圖案并對(duì)比前后電流值的變化

最終完成對(duì)圖像的識(shí)別驗(yàn)證如下：

（引用：①Nature子刊！國(guó)防科大在鐵電神經(jīng)形態(tài)計(jì)算領(lǐng)域取得新進(jìn)展

②北大信息科學(xué)技術(shù)學(xué)院康晉鋒教授課題組在基于阻變器件的計(jì)算、存儲(chǔ)一體化計(jì)算機(jī)架構(gòu)研究中取得重要進(jìn)展 ）

ZoxTech

方案聯(lián)系人：束佳云

郵箱：jiayun.shu@zoxtech.cn

電話：17714021001

參考文獻(xiàn)：

[1]高迪. 面向存算一體系統(tǒng)的設(shè)計(jì)空間探索和系統(tǒng)優(yōu)化方法研究[D].浙江大學(xué),2022.DOI:10.27461/d.cnki.gzjdx.2022.000954.

[2]MILLET L,CHEVOBBE S,ANDRIAMISAINA C,et al.A 5500-frames/s 85-gops/w 3-d stackedbsi vision chip based on parallel in-focal-plane acquisition and processing[J].IEEE Journal of Solid-State Circuits,2019,54(4):1096-1105.

[3]KUMAGAI O,NIWA A,HANZAWA K,et al.A 1/4-inch 3.9 Mpixel low-power event-driven back-illuminated stacked CMOS image sensor[C]//IEEE International Solid-State Circuits Conference(ISSCC).2018:86-88.

[4]INDIVERI G,LINARES-BARRANCO B,LEGENSTEIN R,et al.Integration of nanoscale mem-ristor synapses in neuromorphic computing architectures[J].Nanotechnology,2013,24(38):384010.

[5]BERDAN R,VASILAKI E,KHIAT A,et al.Emulating short-term synaptic dynamics with memris-tive devices[J].Scientific Reports,2016,6(1):1-9.

[6]YAO P,WU H,GAO B,et al.Face classification using electronic synapses[J].Nature Communica-tions,2017,8(1):1-8.

[7]HUANG P,KANG J,ZHAO Y,et al.Reconfigurablenonvolatile logic operations in resistance switchingcrossbar array for large-scale circuits[J].Advanced Mate-rials,2016,28(44):9758-9764.

[8]丁蔚,彭誠(chéng),李軍等.基于虛擬儀器面向?qū)ο缶幊碳夹g(shù)的計(jì)量校準(zhǔn)程序[J].計(jì)量學(xué)報(bào),2019,40(S1):69-74.

[9]J. Yu et al., "Energy efficient and robust reservoir computing system using ultrathin (3.5 nm) ferroelectric tunneling junctions for temporal data learning," 2021 Symposium on VLSI Technology, 2021, pp. 1-2.

[10]Shuiyuan Wang, Lan Liu, Lurong Gan, Huawei Chen, Xiang Hou, Yi Ding, Shunli Ma, David Wei Zhang, Peng ZhouNat. Commun., 2021, 12, 53, DOI: 10.1038/s41467-020-20257-2

[11]Cao, R., Zhang, X., Liu, S. et al. Compact artificial neuron based on anti-ferroelectric transistor. Nat Commun 13, 7018 (2022).

[12]閆夢(mèng)閣.基于鐵電聚合物的神經(jīng)形態(tài)器件[D].華東師范大學(xué),2022.DOI:10.27149/d.cnki.ghdsu.2022.000712.

[13]Khajehoddin S A,Ghartemani M K,Jain P K,et al.Distributed Power Generation Interface[P].CA:2774401 A1,2010-09-17.

[14]張鵬程,王愛(ài)民.基于Web技術(shù)的工業(yè)色譜虛擬儀器的設(shè)計(jì)與實(shí)現(xiàn)[J].儀表技術(shù)與傳感器,2021(001):33-37.

[15]王玲，付函，侯啟航等.基于虛擬儀器技術(shù)的多功能轉(zhuǎn)子實(shí)驗(yàn)教學(xué)系統(tǒng)開(kāi)發(fā)[J].實(shí)驗(yàn)技術(shù)與管理,2020,37(12):106-109.

[16]王征宇,程小猛,陸海峰.基于CAN總線和虛擬儀器技術(shù)的變頻調(diào)速實(shí)時(shí)監(jiān)控系統(tǒng)[J].電測(cè)與儀表,2020,57(18):1-4.