第一章   電源完整性時(shí)域分析之示波器
第二章   電源完整性時(shí)域分析之測(cè)試探頭
第三章   電源完整性頻域分析之網(wǎng)絡(luò)分析儀
第四章   電源完整性仿真域之仿真軟件
第五章   電源完整性激勵(lì)域測(cè)試之碼型發(fā)生器
第六章   電源完整性測(cè)試之直流瞬態(tài)電壓及紋波噪聲模擬

下載完整電源完整性測(cè)試白皮書(shū)，識(shí)別下方二維碼，直播課當(dāng)天發(fā)布鏈接在直播間。

第五章 電源完整性激勵(lì)域測(cè)試之碼型發(fā)生器

引言

脈沖函數(shù)任意波形噪聲發(fā)生器在壓力測(cè)試應(yīng)用中的重要作用

情況分析

集成電路芯片通常安裝在印刷電路板（PCB）上，由電源分布網(wǎng)絡(luò)（PDN）供電。使用每個(gè)集成電路芯片時(shí)，都必須考慮到它對(duì)電源分布網(wǎng)絡(luò)的影響。大多數(shù)集成電路芯片只在改變狀態(tài)時(shí)消耗電流，這種不規(guī)律的用電給PDN 帶來(lái)了很大失真，產(chǎn)生電源完整性的問(wèn)題。

電源分布網(wǎng)絡(luò)出問(wèn)題，會(huì)對(duì)其它電路產(chǎn)生干擾，增加噪聲，進(jìn)而導(dǎo)致信噪比降低，影響集成電路芯片輸出端口處的信號(hào)完整性。在最壞的場(chǎng)景中，電源噪聲有可能對(duì)集成電路的工作產(chǎn)生負(fù)面影響。同樣，直流電源電平的波動(dòng)也會(huì)干擾集成電路的正確工作。

為了限制這些不利因素的影響，硬件工程師設(shè)計(jì)了一系列保護(hù)電路。保護(hù)集成電路芯片的常用方法包括 ：使用去耦電容抑制電壓波動(dòng)，加入電感器限制噪聲電平?？墒撬醒a(bǔ)償方法在最大限度減少直流電源失真的同時(shí)，也都存在各自的限制。

例如使用去耦電容時(shí)，電容器中的材料缺陷會(huì)產(chǎn)生等效的串聯(lián)電阻。電容器和封裝會(huì)產(chǎn)生等效的串聯(lián)電感。這些寄生效應(yīng)會(huì)嚴(yán)重影響電容器的技術(shù)特性。電容器在高頻范圍內(nèi)的特性更像是電感或電阻器?有違于它在電路中的最初用途。

方案配置

在真實(shí)條件下測(cè)試元器件和電路是一個(gè)必不可少的環(huán)節(jié)。在這個(gè)過(guò)程中，工程師可以評(píng)估 PCB 的設(shè)計(jì)和功耗。測(cè)試還可以使工程師深入了解被測(cè)對(duì)象，增強(qiáng)被測(cè)件的總體性能。

圖 5-1 顯示了在設(shè)計(jì)過(guò)程中模擬真實(shí)環(huán)境的有效方法。表5-1 中匯總了該方案的組成部分。在圖 5-1 所示的配置中， Keysight E3631A 直流電源用于模擬被測(cè)電路中的電壓源。Keysight 81160A 任意波形噪聲發(fā)生器用于模擬信號(hào)失真。電源和噪聲發(fā)生器的輸出通過(guò)電感和電容器所構(gòu)成的網(wǎng)絡(luò)合并。電感 L 可以防止信號(hào)的射頻分量進(jìn)入直流電源。電容器 C 可以避免信號(hào)發(fā)生器（81160A）直流負(fù)載效應(yīng)。這個(gè)網(wǎng)絡(luò)在技術(shù)資料中經(jīng)常被稱(chēng)為偏置 T 形接頭，因?yàn)樗男螤顬?T 形，并可以提供“直流偏置”。

是德科技解決方案

實(shí)現(xiàn)深入分析

Keysight MXR/EXR 系列示波器的一個(gè)主要特性是它能夠校準(zhǔn)測(cè)試配置。換句話(huà)說(shuō)，示波器能夠確認(rèn)向被測(cè)器件（DUT）的輸入端，是否施加了正確的直流電壓和失真。（參見(jiàn)圖 5-1 中測(cè)試點(diǎn)（TP1）處的連接。）

在圖 5-1 中的測(cè)試點(diǎn)（TP2）上，使用同一臺(tái) MXR 系列示波器來(lái)分析集成電路芯片輸出信號(hào)（圖中畫(huà)了兩臺(tái)示波器， 但你可以只用一臺(tái)示波器）。一旦 81160A 添加的失真變得太大而無(wú)法補(bǔ)償時(shí)，集成電路芯片將產(chǎn)生物理層錯(cuò)誤或協(xié)議層錯(cuò)誤。這兩類(lèi)錯(cuò)誤可以用示波器檢測(cè)和分析。

為了仿真真實(shí)條件下的功率失真，81160A 能夠生成上升時(shí)間 / 下降時(shí)間僅為 1 ns 的快速脈沖、隨機(jī)噪聲和各種任意波形。該發(fā)生器的另一個(gè)關(guān)鍵特性是能夠內(nèi)部合并不同類(lèi)型的信號(hào)，因此可以同時(shí)疊加電源分布網(wǎng)絡(luò)中的高斯白噪聲和間歇性毛刺。這種通道疊加（Channel Add）功能不僅能夠靈活地生成復(fù)雜波形，而且避免了外部接線(xiàn)的麻煩?？蛇x擇的噪聲發(fā)生器波峰因數(shù)，以及可以在 20 1 天內(nèi)不重復(fù)噪聲碼型的功能，確保噪聲接近于隨機(jī)噪聲，而不是確定性噪聲（這些功能是其它同類(lèi)儀器無(wú)法提供的）。圖 5-2 顯示了通道疊加和噪聲產(chǎn)生功能的示例。在此例中，81160A 在通道 1 生成高斯白噪聲，在通道 2 生成高斯脈沖，然后在內(nèi)部合并這兩種信號(hào)，再與電源的直流信號(hào)疊加，得到黃色軌跡。這是在時(shí)域中測(cè)得的結(jié)果。圖 5-2 所示的綠色軌跡是 FFT 頻譜分析結(jié)果 。利用這個(gè)功能，工程師可以深入分析被測(cè)器件的輸出性能。

圖 5-2 ：81160A 的通道疊加功能在時(shí)域（黃色）和 頻域（綠色）下生成的壓力信號(hào)示例

結(jié)論

工程師在開(kāi)發(fā)新的電子器件時(shí)會(huì)遇到許多挑戰(zhàn)。印刷電路板上的集成電路芯片密度日益提高，因此評(píng)測(cè)直流電源性能以及電源分布網(wǎng)絡(luò)（PDN）對(duì)設(shè)計(jì)中其他元器件的影響也變得越來(lái)越重要。要正確評(píng)測(cè)設(shè)計(jì)，工程師需要  使用能夠模擬真實(shí)條件的測(cè)試配置。當(dāng)工程師分析自己的設(shè)計(jì)時(shí)，測(cè)試方案各組件可以發(fā)揮重要作用，幫助他們最大限度減少失真并提高電源和信號(hào)的完整性。

下載完整電源完整性測(cè)試白皮書(shū)，識(shí)別下方二維碼，直播課當(dāng)天發(fā)布鏈接在直播間。

	

		相關(guān)直播 （識(shí)別下方二維碼預(yù)約觀看）