一、 EMI 對策

1. π型濾波

π型濾波器包括兩個電容器和一個電感器，它的輸入和輸出都呈低阻抗。π型濾波有RC和LC兩種，

在輸出電流不大的情況下用RC，R的取值不能太大，一般幾個至幾十歐姆，其優(yōu)點是成本低。其缺點是電阻要消耗一些能量，效果不如LC電路。濾波電容取大一點效果也不錯。

LC電路里有一個電感，根據(jù)輸出電流大小和頻率高低選擇電感量的大小。其缺點是電感體積大，笨重，價格高?，F(xiàn)在一般的電子線路的電源都是RC濾波。

2 串接磁珠或線圈

“磁珠”(magnetic bead)的全稱為鐵氧體磁珠濾波器，是近年來問世的一種超小型磁性元件它是將鐵氧體材料(或非晶合金)與導線在高溫下燒結而成的。

共模電感（Common mode Choke），也叫共模扼流圈，常用于開關電源中過濾共模的電磁干擾信號。在設計中，共模電感也是起EMI濾波的作用，用于抑制高速信號線產(chǎn)生的電磁波向外輻射發(fā)射。

共模電感是一個以鐵氧體等為磁芯的共模干擾抑制器件，它由兩個尺寸相同，匝數(shù)相同的線圈對稱地繞制在同一個鐵氧體環(huán)形磁芯上，線圈的繞制方向相反，形成一個四端器件。當兩線圈中流過差模電流時，產(chǎn)生兩個相互抵消的磁場H1、H2，此時工作電流主要受線圈歐姆電阻以及可以忽略不計的工作頻率下小漏感的阻尼，所以差模信號可以無衰減地通過，如上圖所示；而當流過共模電流時，磁環(huán)中的磁通相互疊加，從而具有相當大的電感量，線圈即呈現(xiàn)出高阻抗，產(chǎn)生很強的阻尼效果，達到對共模電流的抑制作用 。因此共模電感在平衡線路中能有效地抑制共模干擾信號，而對線路正常傳輸?shù)牟钅Ｐ盘枱o影響。

3. ESD防護器件（如TVS）

4. 模塊分割

分割是指用物理上的分割來減少不同類型模塊之間的耦合，尤其是通過電源線和地線。一般用L和C作為板子上的每一部分的過濾器，用以減少不同電路電源面間的耦合。高速數(shù)字電路由于其更高的瞬時功率需量而要求放在電源入口處。接口電路可能會需要靜電釋放和瞬時抑制的器件或電路。對于L和C來說，最好使用不同值的L和C，因為這樣它便可以為不同的電路提供不同的濾波特性。

4.1 濾波去耦

電源輸入端要有濾波電路，如π（CLC）型濾波，電容建議100uF以上。每個芯片電源管腳必須放置 0.1uF 的電容。電解電容旁邊要有高頻旁路電容。MCU RESET管腳并0.01uF去耦電容。

4.2 器件防護，IO口處理

電在一些易受干擾的線路上可以通過磁珠來抑制對于頻段的噪聲，用TVS來提高ESD防護能力。設計時可以先預留，有測試問題后再進行具體的debug。

4.3 敏感電路處理

- 石英晶振的話外殼要接地，底部挖空，避免走線；

RESET等重要信號設計監(jiān)控電路（看門狗）；

IIC等總線和異常反饋信號線上加上拉或下拉電阻；

在滿足設計需求的前提下，盡量降低時鐘速率或低速數(shù)字電路的IC，封裝選擇貼片的，少用DIP等插接的封裝。

4.4 Layout布局設計

PCB大小要合適：過大線路拉長，阻抗增加，抗噪聲能力下降。過小則器件線路擁擠，散熱較差，相鄰線容易耦合干擾。設計時與ME做好溝通及調整。

電路模塊的分隔：先進行電路模塊的拆分，比如高速信號部分，電源部分，主控單元等。對應的模塊放在一起，以便在空間上保證各組器件不至于互相干擾。不兼容的器件要互相分開，如發(fā)熱的器件遠離關鍵集成電路，敏感器件遠離時鐘等信號。

元器件布局：把互相有關的器件盡量靠近放置，布線要盡可能的粗，短，以獲得比較好的抗干擾能力。按照電流的走向對各功能單元位置進行布局，使信號流通，盡可能保證一定的方向。高頻下的電路，要考慮器件之間的分布參數(shù)。盡可能是他們平行排列。IO驅動鏈路盡量靠近板邊。

4.5 Layout疊層設計

基于成本角度，一般設計為4層板（ S1+GND+POWER+S2 ）

平時最常用的一種方式。從板的結構上，也不適用于高速數(shù)字電路設計。因為在這種結構中，不易保持低電源阻抗。以一個板2毫米為例：要求Z0=50ohm. 以線寬為8mil.銅箔厚為35цm。這樣信號一層與地層中間是0.14mm。而地層與電源層為1.58mm。這樣就大大的增加了電源的內阻。在此種結構中，由于輻射是向空間的，需加屏蔽板，才能減EMI。

這樣的疊層設計大致有兩種形式：一是均勻間距，另外一種是非均勻間距。

對于均勻間距的設計來說，最大的優(yōu)點在于電源和地之間的間距很小，可以大幅度降低電源的阻抗，提高電源的穩(wěn)定性，但缺點在于兩層信號層的阻抗較高，通常在105到130之間，而且由于信號層和參考平面之間的間距較大，增加了信號回流的面積，EMI較強。

而采用非均勻間距的設計，就可以較好的進行阻抗控制，信號靠近參考平面也有利于提高信號的質量，減少EMI，唯一的缺點就是電源和地之間的間距太大，造成電源和地的耦合減弱，阻抗增加，但這一點可以通過增加旁路電容來改善。實際高速電路設計一般要求進行阻抗控制和提高信號質量，所以較多的采用非均勻的四層板設計，兩層信號層的空白區(qū)域也可以進行大面積的鋪地處理。

還有一種較為特別的設計是表層和底層作為地和電源層，而中間兩層作為信號走線層，這對EMI抑制和散熱等方面較為有利，但是也帶來很多不良的效果，比如很難進行測量和調試，工藝焊接，裝配時會有一些困難，另外電源和地的耦合也需要使用大量的旁路電容實現(xiàn)，一般不建議采用這種方案。

成本允許的情況下，可以在PCB上增加屏蔽罩來提高EMI及EMS能力。

4.6 Layout布線設計

原則

1）增大走線的間距以減少電感耦合和電容耦合的干擾；

2）平行的布電源線和地線以使 PCB 去耦電容達到最佳；

3）將敏感的高頻線布在遠離高噪聲電源線的地方；

4）加寬電源線和地線以減少電源線和地線的阻抗。

1. 分離

布線分離的作用是將PCB同一層內相鄰線路之間的串擾和噪聲耦合最小化。在線與線、邊沿到邊沿間的隔離遵循3W20H規(guī)則。

所謂 3W 規(guī)則是指為了減少線間串擾，應保證線間距足夠大，當線與線中心距不少于 3 倍線寬時，則可有效降低線與線之間的電場和磁場耦合。為了進一步減小磁耦合，將基準地布放在關鍵信號附近以隔離其它信號在線上產(chǎn)生的耦合噪聲。

20H是指多層板電源平面要比地平面邊緣縮進兩個平面之間間距的20倍以上。這樣，電源被地包圍在地平面之內，大減小了向外輻射的機會。

2. 保護和分流

設置分流和保護線路的目的是對關鍵信號，如對在一個充滿噪聲的環(huán)境中的系統(tǒng)時鐘信號進行隔離和保護。PCB內的并聯(lián)或者保護線路沿著關鍵（敏感）信號的線路布放（包地）。

信號線經(jīng)過時鐘線時要盡量垂直走，晶體下面不要有走線。RESET等敏感線路也不要太靠近板邊緣，不要與大電流、高速開關平行。

3. 避免阻抗不連續(xù)及形成尖銳的拐角

信號路徑的寬度從驅動源到負載應該是常數(shù)。改變路徑寬度會對路徑阻抗（電阻，電感，和電容）產(chǎn)生改變，從而產(chǎn)生反射和造成線路阻抗不平衡，所以最好保持路徑的寬度不變。在一個線條中形成尖銳的拐角也可以引起阻抗的非連續(xù)性。因為這個尖銳的拐角會使線條的一個部分與另一個部分之間形成雜散的寄生電容，在內部的邊緣也會產(chǎn)生集中的電場，易導致放電。該電場能產(chǎn)生耦合到相鄰路徑的噪聲，因此，當轉動路徑時全部的直角路徑應該采用平滑曲線轉向或45°的轉向，這種布線方式對上升時間在1ns 以下的信號傳輸尤為重要。

4. 死銅

死銅必須刪除，除了這些，還有一些銅塊雖然是跟地連起來了，但與連接不是那么可靠，只連了一點，而大面積的銅都是懸空著的，這些也必須刪除。

5. 地設計：電子設備信號參考地。

在 PCB 設計中，其接地是指接信號參考地。信號電流經(jīng)過一個低阻抗的路徑返還其驅動源，這就是信號地的作用。在實時高速控制系統(tǒng)中，維持一個低阻抗、大面積的地是至關重要的，因此，應盡可能增大地線的面積。在單層（單面）PCB 中，接地線的寬度應盡可能的寬，地線寬度的改變應當保持為最低，否則將引起線路阻抗與電感的變化。在雙層 PCB 中，另外的一種布局是將接地層放在一面，信號和電源線放于另一面。在這種布置方式中，將進一步減小信號回路的電感，以及減小輻射環(huán)路和對外界干擾的敏感度。

分離電源面和地面的絕緣薄層存在 PCB 電容，電源線和地線的平行布放也將導致這種電容效應。PCB 電容的一個優(yōu)點是它具有非常高的頻率響應，以及均勻的分布在整個面或整條在線的低阻抗電感。它等效于一個均勻分布在整個板上的去耦電容，沒有任何一個單獨的分立組件具有這個特性。在多層 PCB 中，推薦把電源面和接地面盡可能近的放置在相鄰的層中，以便在整個板上產(chǎn)生一個大的 PCB 電容。速度最快的關鍵信號應當放在臨近接地面的一邊，非關鍵信號則布放為靠近電源面。當電路需要不止一個電源供給時，可以采用接地層將每個電源分開。

參考地與整機結構設計上的連接接觸面積要多，導通阻抗低，穩(wěn)定，提供一個穩(wěn)定的平面和良好路徑。

一般PCBA上使用多點接地（地層），與鈑金件金屬連接使用并聯(lián)單點接地.